Melden Sie sich hier an, um auf Kommentare und die Whitepaper-Datenbank zugreifen zu können.

Kein Log-In? Dann jetzt kostenlos registrieren.

Falls Sie Ihr Passwort vergessen haben, können Sie es hier per E-Mail anfordern.

Der Zugang zur Reseller Only!-Community ist registrierten Fachhändlern, Systemhäusern und Dienstleistern vorbehalten.

Registrieren Sie sich hier, um Zugang zu diesem Bereich zu beantragen. Die Freigabe Ihres Zugangs erfolgt nach Prüfung Ihrer Anmeldung durch die Redaktion.

24.10.1997 - 

Explicit Parallel Instruction Computing (EPIC)

Ab 1999 fließen bei Intel und HP die Daten in epischer Breite

Wichtigster Bestandteil der neuen 64-Bit-Boliden ist eine Architektur namens "Explicit Parallel Instruction Computing", kurz EPIC. Deren Ziel ist es, die Eigenschaften von heutigen "Complex-Instruction-Set-Computing"-(CISC)-CPUs, etwa des Pentium, mit denen von "Reduced-Instruction-Set-Computing"-(RISC)-Prozessoren wie dem "PA" von HP, unter einen Hut zu bringen.

Im Gegensatz zu CISC oder RISC werden bei EPIC die Befehle nicht sequentiell abgearbeitet. Statt dessen soll eine erhebliche Leistungssteigerung durch eine möglichst gezielte Vorhersage ("Predication") der Instruktionen, die als nächstes an der Reihe sind, erzielt werden. Sprecher von Intel und HP gaben in diesem Zusammenhang an, daß EPIC die Zahl der Sprünge ("Branches") und vor allem der falschen Sprungvorhersagen gegenüber heutigen Prozessoren enorm reduziere.

Weitere Leistungszuwächse resultierten aus den aufgrund der höheren Busbreite geringeren Latenzzeiten (= Verluste für die "Reisedauer") zwischen der CPU und dem Arbeitsspeicher eines Systems. Zugleich kann der Compiler Daten gewissermaßen vorab bestellen, teilweise auch bevor diese tatsächlich benötigt werden. Diese Methode wird als "Speculation" bezeichnet (es kann durchaus vorkommen, daß so geladene Daten gar nicht benutzt werden).

Insgesamt sollen die neuen IA-64-Chips deutlich mehr Instruktionen gleichzeitig verarbeiten können ("Parallel execution"). Bereits im Softwarecode wird die Parallelisierung vom Compiler festgelegt und der Prozessorhardware praktisch vorgeschrieben. Dabei soll die Architektur so skalierbar sein, daß in späteren Chipgenerationen problemlos zusätzliche CPU-Komponenten - etwa Recheneinheiten - hinzugefügt werden können.

Zunächst soll der Merced als erstes IA-64-Produkt allein von Intel hergestellt und vermarktet werden. Ohne die entsprechende Software kann aber der beste Prozessor seine Vorteile nicht ausspielen. Kelly Henry, Senior Analyst bei der Halbleiterabteilung der International Data Corp. (IDC) aus Framingham, Massachusetts, hält deshalb 1999 für den geeigneten Zeitpunkt für die Einführung der neuen Chipgeneration: "Intel wird den Chip nicht auf den Markt bringen, bevor nicht die passende Software zu haben ist. Es muß sichergestellt sein, daß sowohl Microsoft als auch die Systemintegratoren bis dahin ihre Produkte fertig haben." Die Gates-Company stehe mit dem Versprechen im Wort, bis zur Markteinführung der CPU auch eine passende neue NT-Version bereitzustellen.

Merced

- erste Merced-CPUs kommen 1999 auf den Markt, vor allem für High-end-Workstations und -Server

- parallel dazu gibt es weitere 32-Bit-Prozessoren auf Basis der "IA-32"-Architektur

- binärkomptibel zu IA-32 und HPs "PA"-RISC-Prozessoren

- je 128 Normal- und Fließkomma-Register

- 0,18-Mikrometer-Herstellungsprozeß

- unterstützt Unix und Windows NT (jeweils 64 Bit)