Melden Sie sich hier an, um auf Kommentare und die Whitepaper-Datenbank zugreifen zu können.

Kein Log-In? Dann jetzt kostenlos registrieren.

Falls Sie Ihr Passwort vergessen haben, können Sie es hier per E-Mail anfordern.

Der Zugang zur Reseller Only!-Community ist registrierten Fachhändlern, Systemhäusern und Dienstleistern vorbehalten.

Registrieren Sie sich hier, um Zugang zu diesem Bereich zu beantragen. Die Freigabe Ihres Zugangs erfolgt nach Prüfung Ihrer Anmeldung durch die Redaktion.

14.07.1989 - 

Isdata-Logikcompiler in Siemens neuer CAD Software:

Chipentwicklung mit Logiksynthese

MÜNCHEN (pi) - Für die Entwicklung von integrierten Schaltungen hat Siemens mit der CAD-Software Sigraph-EL ein neues Werkzeug zur Logiksynthese vorgestellt. Das Paket unterstützt den Chipentwickler vom Entwurf, Verifizierung, über die Testvorbereitung von Schaltungen und Baugruppen bis hin zum fertigen Layout.

Gemäß einem von Isdata und Siemens unterzeichneten Vertrag wird Isdatas Logikcompiler Log/ic in das neue Chip-Entwurfssystem von Siemens integriert. Der Logikcompiler wird von Siemens unter der Bezeichnung Silogic angeboten.

Der Compiler generiert eine optimierte Schaltung aus der funktionalen Beschreibung. Dabei kann der Entwickler zwischen verschiedenen Formen der Realisierung wählen. Dazu zählen das Programmable Logic Device (PLD), Gate Arrays oder der Minimized Address-space Rombased Controller (MARC).

Entscheidet sich der Anwender für ein Gate Array, so hat er die Möglichkeit, die automatisch hergestellte Schaltung in Form eines Stromlaufplanes für das Logiksynthese-Werkzeug aufzubereiten. Beim Optimieren von Gate Arrays berücksichtigt der Logikcompiler Silogic neben der Chipfläche auch lastabhängige Laufzeiten.

Das CAD-System Sigraph-EL ermöglicht weiterhin, synthetisierte Schaltungsteile zusammen mit anderen Chipelementen über den Logiksimulator Smile zu verifizieren. Siemens zufolge ist damit sichergestellt, daß das logische und zeitliche Verhalten des überprüften ASICs mit der vorgegebenen Spezifikation übereinstimmt. Zudem kann mit Smile auch die korrekte Zusammenarbeit mehrerer ASICs mit einer Baugruppensimulation geprüft werden.

Die Integration des Gate-Compilers in das neue CAD-System von Siemens ist nach Angaben von Isdata erst der erste Schritt. In naher Zukunft sollen weitere folgen. Geplant ist, alle Softwarepakete von Isdata in das Programm Sigraph-EL zu integrieren. Derzeit befinden sich Siemens und Isdata gerade mitten in den Arbeiten zum Anschluß des PLD-Compilers an den Logiksimulator Smile. Außerdem wird die Adaption des Stromlaufplan-Erfassungsprogramms Sigred-Paket durchgeführt.