Melden Sie sich hier an, um auf Kommentare und die Whitepaper-Datenbank zugreifen zu können.

Kein Log-In? Dann jetzt kostenlos registrieren.

Falls Sie Ihr Passwort vergessen haben, können Sie es hier per E-Mail anfordern.

Der Zugang zur Reseller Only!-Community ist registrierten Fachhändlern, Systemhäusern und Dienstleistern vorbehalten.

Registrieren Sie sich hier, um Zugang zu diesem Bereich zu beantragen. Die Freigabe Ihres Zugangs erfolgt nach Prüfung Ihrer Anmeldung durch die Redaktion.

16.05.1986

EPLD-Programmierung über Zustandsdiagramme

MÜNCHEN (pi) - Ein Design-Entry-Paket für das Programmable Logic Development System (iPLDS) von Intel stellt die Intel Semiconductor GmbH, München, vor. Die neue Software namens "iState" ermöglicht die Entwicklung und direkte Eingabe von Zustandsdiagrammen in das iPLDS-System bei der Designarbeit mit EPLDs.

Das Produkt weist eine Reihe von Wegen zur Spezifizierung von Zustandsdiagrammen auf. Unterstützt werden mehrere Syntaxformen für die Zustandsdefinition, die Spezifikation der Zustandsübertragung sowie für die Ein- und Ausgänge. "iState" erlaubt ebenfalls die Mischung von Zustandsdiagrammen und Booleschen Gleichungen für Designs sowie den Einsatz von D-, JK-, SR- oder T-Flip-Flops.

Wurde ein Design mittels Zustandsdiagramm über "iState" codiert, so dienen die gewonnenen Daten automatisch als Eingabe für die iPLDS-Software. Diese optimiert dann die Logik des Codes, determiniert die optimale Form des Zustandsdiagramm-Designs für die gewählte EPLD, kompiliert das Programm und erzeugt JEDEC- oder Intel-Hexfile für die Programmierung.