Melden Sie sich hier an, um auf Kommentare und die Whitepaper-Datenbank zugreifen zu können.

Kein Log-In? Dann jetzt kostenlos registrieren.

Falls Sie Ihr Passwort vergessen haben, können Sie es hier per E-Mail anfordern.

Der Zugang zur Reseller Only!-Community ist registrierten Fachhändlern, Systemhäusern und Dienstleistern vorbehalten.

Registrieren Sie sich hier, um Zugang zu diesem Bereich zu beantragen. Die Freigabe Ihres Zugangs erfolgt nach Prüfung Ihrer Anmeldung durch die Redaktion.

07.06.1985 - 

Unten die Speicherzellen, oben die Ansteuerungs-Logik:

Japaner arbeiten an "dreidimensionalen" Chips

07.06.1985

Japanische Unternehmen scheinen nicht nur eine kleine Nasenlänge vorn zu sein, was die Entwicklung des 1-Megabit-Speicherchips (RAM) betrifft. In Nippon arbeiten Wissenschaftler auch schon an Konzepten "dreidimensionaler" Chips, die eine ganze Reihe Vorteile bringen sollen.

Was der Witz an dreidimensionalen Chip-Strukturen ist, erläutert die Fraunhofer-Gesellschaft (FhG), bei der eine kleine Forschergruppe ebenfalls in dieser Richtung arbeitet: Für die Entwicklung, die die "Chipologie" in den letzten Jahren genommen hat, ist kennzeichnend, daß es mit immer neuen Technologien gelang, die Schaltungsstrukturen schrittweise immer weiter zu verkleinern. Und diese Miniaturisierung verminderte nicht bloß die vom einzelnen Funktionselement auf dem Chip benötigte Grundfläche, sondern auch die Signal-Laufzeiten in ihnen, was dazu beitrug, die Arbeitsgeschwindigkeit der Schaltungen beträchtlich zu erhöhen. (Fraunhofer-Institut für Festkörpertechnologie in München.)

Um diese Entwicklung weiter voranbringen zu können, denken Fachleute nun darüber nach, wie man noch komplexere, mehrlagige Schaltungsaufbauten auf einem Chip unterbringen könnte, wie man also "dreidimensional angeordnete" Funktionselemente darstellen kann. Denn, so die Mannen der FhG, "mit dem dreidimensionalen Schaltungsaufbau eröffnet sich die Möglichkeit, außergewöhnlich schnelle, hochintegrierte und multifunktionale Halbleiter-Elemente entwickeln zu können doch bedarf es vorher noch der Lösung zahlreicher Probleme".

Und das lenkt den Blick wieder in den Fernen Osten, denn dort wird an der Lösung solcher Probleme offenbar mit Hochdruck gearbeitet. Das jedenfalls konnte man erst kürzlich, auf einer japanischen Tagung über angewandte Physik, beobachten. Denn da präsentierte beispielsweise Yoichi Akasaka, der Leiter der VLSI-Prozeßtechnologie-Gruppe im LSI-Forschungs- und Entwicklungslabor der Firma Mitsubishi Electric, ein dreidimensionales statisches RAM mit einer unteren Lage, die in NMOS-Technik ausgeführt ist und 256 mal 1 Speicherzellen enthält, während über ihr die gesamte in CMOS gefertigte Ansteuerungsschaltung Platz findet. Der ganze Chip ist 2,6 mal 1,9 Millimeter groß, und die einzelnen Speicherzellen haben ein Format von 50 mal 70 Mikrometern.

Ein weiterer Versuchs-Chip verfügt sogar über drei Lagen aktiver Bauelemente, wobei die unterste Schicht wiederum aus N-Kanal-Transistoren gebildet wird, die hier Strukturabmessungen von zirka zwei Mikrometern aufweisen. Die zweite Schicht besteht aus 3-Mikrometer-CMOS-Schaltungen, und ganz oben finden sich wiederum NMOS-Transistoren, hier aber ebenfalls in 3-Mikrometer-Strukturierung.

Auch die Laboratorien für Mikroelektronik-Forschung und für Grundlagenforschung der Firma NEC arbeiten an dreidimensionalen Strukturen, wie einige Beispiele ausweisen. Es wurden mehrere Typen gezeigt, die jeweils zwei aktive Lagen Transistoren besitzen. Unter ihnen beispielsweise ein sogenanntes "J-K-Flipflop", ein "Ring-Oszillator" mit 53 Stufen und ein dynamisches Schiebregister von 32 Bit Länge. Das letztere hat übrigens 480 Transistoren

Dreilagig-dreidimensional sind Studienobjekte der Firma Fujitsu, hierzulande in erster Linie als Hardware-Lieferant für Amdahl-Großcomputer bekannt. Die Entwicklungsabteilung dieses Unternehmens hat ein statisches RAM produziert, bei dem die Basis-Speicherzelle aus zwei Aber Kreuz gekoppelten Inverter-Schaltungen besteht, die ihrerseits wieder aus zwei P-Kanal-Transistoren in der untersten Lage und zwei N-Kanal-Transistoren in der darüber angeordneten Lage bestehen. Im "zweiten Stock" schließlich sind dann noch jeweils zwei N-Kanal-Transistoren untergebracht, die die Zelle vervollständigen.

Es sind nach Aussagen von Fujitsu-Wissenschaftlern vor allem jene letzten zwei Transistoren in der obersten Schicht, die es erlauben, die Zellen auf extrem kleiner Fläche unter zubringen. Denn würde man diese Speicherzellen mit 1,5 Mikrometer-Strukturen als einlagige Zellen herstellen, so beanspruchte jede von ihnen 360 Quadratmikrometer; so aber kommt man mit 162 Quadratmikrometern aus.

Bemerkenswert ist schließlich noch ein dreilagiger IC der Firma Matsushita, entwickelt in deren Halbleiter-Forschungszentrum in Osaka. Hier befinden sich "ganz oben" acht optische Sensoren, darunter wurden CMOS-Schaltungen angeordnet, die die Signale der Sensoren in binäre Impulse umwandeln, und die unterste Lage schließlich wird aus acht statischen CMOS-RAM-Zellen gebildet.

Peter Lange ist Wissenschaftsjournalist in München.