Melden Sie sich hier an, um auf Kommentare und die Whitepaper-Datenbank zugreifen zu können.

Kein Log-In? Dann jetzt kostenlos registrieren.

Falls Sie Ihr Passwort vergessen haben, können Sie es hier per E-Mail anfordern.

Der Zugang zur Reseller Only!-Community ist registrierten Fachhändlern, Systemhäusern und Dienstleistern vorbehalten.

Registrieren Sie sich hier, um Zugang zu diesem Bereich zu beantragen. Die Freigabe Ihres Zugangs erfolgt nach Prüfung Ihrer Anmeldung durch die Redaktion.

01.04.1988 - 

Risc und Galliumarsenid weiter auf dem Vormarsch:

Mit 150 Mips ins Buch der Rekorde?

Das Karussell der mikroelektronischen Innovationen dreht sich auch im fünften Jahrzehnt seit Erfindung des Transistors mit dem alten Schwung weiter. Neue RISC- und Galliumarsenid-Prozessoren versprechen immer neue Geschwindigkeitsrekorde; Werte, wie sie noch vor kurzem schier undenkbar waren. Und die jederzeit in das berühmte "Buch der Rekorde" passen würden.

Auf der bislang eher exotischen, doch hohen Schaltgeschwindigkeiten bietenden Technik der Galliumarsenid-Transistoren basiert ein neuer Mikroprozessor, den amerikanische Ingenieure unlängst im Labor fertiggestellt haben. Dieser 8-Bit-Rechnerkern soll unter günstigsten Umständen das stattliche Tempo von nicht weniger als 150 Millionen Operationen pro Sekunde (MIPS) erreichen - rund zehnmal soviel, wie die schnellsten Prozessoren der heute gängigen Machart schaffen.

Galliumarsenid als Halbleiter-Basismaterial des neuen Prozessors ermöglichst vor allem deshalb so hohe Rechengeschwindigkeiten, weil die Elektronen in solchen Transistoren rund fünfmal schneller bewegt werden als in Silizium. Doch andererseits muß man dieses Plus damit bezahlen, daß Galliumarsenid-Schaltungen bei weitem nicht so dicht aneinandergepackt werden können wie typische Silizium-Transistoren. Denn während es schon Silizium-Logik-Chips mit vielen hunderttausend Transistoren gibt, zählen beim neuen Prozessor aus den Rockwell-Laboratorien schon jene 9400 Transistoren als Rekord, die auf einer Fläche von knapp 20 Quadratmillimeter zusammengepfercht worden sind. Dichter gepackte Galliumarsenid-Logik suchte man bislang vergebens, betonen die Schöpfer des neuen Schnellrechner-Winzlings stolz.

9,2 Watt für 150 Mips

Die einzelnen Gatter des neuen Prozessor-Chips sind nicht nur ausgesprochen eng gedrängt untergebracht, sie weisen auch in ihrer Anordnung gewisse Besonderheiten auf. Denn man hat hier die typischen Merkmale einer sogenannten "Bit-Slice-Architektur" so modifiziert, daß trotz gewisser Beschränkungen, die auf der speziellen Technik der Galliumarsenid-Transistoren beruhen, ein schneller Chip - mit ausgesprochen kurzen internen Signalwegen - zustande kam. Fachleute sprechen in diesem Zusammenhang von einer "busorientierten internen Struktur" des Rechner-Chips.

Der schnelle Galliumarsenid-Chip benötigt für seine 150 Millionen Operationen pro Sekunde 9,2 Watt an elektrischer Leistung. Doch für weniger zeitkritische Fälle, in denen es eher auf geringen Stromverbrauch ankommt, gibt es eine 100-MIPS-Variante, die sich dann mit 4,2 Watt zufriedengibt.

Die Architektur des neuen Rekord-Chips mit seinen Zehn-Bit-Mikrobefehlen dient primär dem Zweck, Programme auf Basis des amerikanischen Standard-Militär-Mikroprozessor-Befehlssatzes "MIL-STD-1750A" auszuführen. Doch es sollte auch möglich sein, mit dieser neuen Technik - zu der außerdem noch ein zweiter Steuer-Chip gehören wird - Prozessoren ganz anderen Zuschnitts herzustellen.

So könnte man beispielsweise an die Gestaltung eines neuen Reduced-Instruction-Set-Computers (RISC) denken, meinen Ingenieure, die schon an der Entwicklung des Galliumarsenid-Neulings beteiligt waren. Denn Funktionen wie die Multiplizier- oder auch Dividier-Mikrobefehls-Schritte entsprächen ohnedies schon dem, was man von RISC-Konstruktionen her kenne. Weshalb es sicherlich kein Traum bleiben muß, eines Tages vielleicht einen Galliumarsenid-RISC zu bauen, der 32 Bit Wortbreite dadurch erreicht, daß man vier der beschriebenen Acht-Bit-"Scheiben" parallel nebeneinanderkoppelt.

Einen 32-Bit-Galliumarsenid-RISC zu bauen - diesem Ziel nähern sich auf anderem Wege bereits die Techniker konkurrierender Entwicklungslabors. Denn Mitarbeiter der Firmen Texas Instruments (TI) und Control Data (CDC) experimentieren bereits mit Laborversionen eines solchen Chips, der am Ende nicht weniger als 200 MIPS leisten soll. Sie erreichten dieses Tempo bislang zwar noch nicht ganz, doch scheint man zumindest schon die 100-MIPS-Schwelle überschritten zu haben. Und zwar mit Galliumarsenid-Chips, die 13 000 logische Gatter umfassen und die, nach Auskunft ihrer Entwickler, die derzeit "größten" Logik-Bausteine sind, die je in Galliumarsenid gefertigt werden konnten. Sie arbeiten mit 100 Megahertz Taktfrequenz und sollen Ende des Jahres von der TI-Abteilung für Rüstungs-Elektronik ausgeliefert werden.

Sind Galliumarsenid-RISCs heute auch eines der interessantesten Themen auf dem Feld der Mikroprozessor-Entwicklung, so bleibt dennoch zu bedenken, daß auch RISCs auf der Basis herkömmlicher Silizium-Halbleiter nach wie vor die volle Aufmerksamkeit der Fachwelt verdienen. Und dies gilt ganz besonders für solche Varianten, die von wichtigen Vertretern jener Prozessorhersteller kommen, die von RISC bislang nichts wissen wollten und die beharrlich auf Complex Instruktion Set Computers (CICS) gesetzt hatten. Motorola ist einer von ihnen.

Ein Risc von Motorola

Daß selbst die eingeschworenen CICS-Fans der Mikroprozessor-Fabrik Motorola neuerdings einen Fuß ins Lager der RISC-Technik setzen wollen, die Bestätigung dieses Gerüchts schlug kürzlich - nicht nur in US-Fachkreisen - wie eine Bombe ein. Und nicht weniger Aufsehen erregten in jüngster Zeit Meldungen, wonach dieser neue 32-Bit-Motorola-RISC mit der Gattungsbezeichung 88000 schon von rund 200 potentiellen Kunden auf seine Tauglichkeit hin abgeklopft wird. Weitere zwei Dutzend, wie etwa die Firma Tektronix, sollen sich ihm sogar schon fest verschrieben haben . . .

Vom neuen 88000er, an dem im Labor schon seit mehreren Jahren gearbeitet wird, sind 1987 die ersten funktionsfähigen Probe-Exemplare hergestellt worden. Es wurde ein Satz von drei Chips produziert, die zusammen den Kern schneller, neuer Unix-Computer ergeben sollen. Das Trio soll nämlich für dieses Betriebssystem optimiert sein und schon in seinen ersten Versionen 17 MIPS leisten. Auch sollen sich Mehrprozessor-Parallel-Systeme konfigurieren lassen, die dann 50 MIPS erreichen sollen.

Drei Blöcke

Bei den drei neuen Chips handelt es sich um eine Zentraleinheit sowie um je eine Kombination aus Datenbeziehungsweise Befehls-Pufferspeicher samt zugehöriger Speicherverwaltungslogik. Diese Aufteilung des neuen RISC in Blöcke spiegelt seine "Harvard"-Architektur mit getrennten Pfaden für Daten und Befehle wider; und daß diese spezielle Art von Architektur schnell ist, sollen Tests inzwischen bewiesen haben. Denn der Chip-Satz mit seinen rund 17 VAX-MIPS soll es schon auf rund 34 000 Dhrystones gebracht haben.

An der neuen Zentraleinheit ist besonders bemerkenswert, daß sie, im Gegensatz zu herkömmlichen RISC-Prozessoren, fast schon als überkomplett bezeichnet werden muß: Nach dem, was bisher bekannt wurde, verfügt sie nicht allein über Einheiten für Ganzzahlen-Arithmetik, sondern on-chip auch über einen Gleitkomma-Prozessor. Und der soll den bekannten IEEE-Vorschriften für Operationen mit einfacher und doppelter Genauigkeit entsprechen.

Der Prozessor-Chip arbeitet intern nach gutem, altem RISC-Brauch im Fließband- oder auch Pipeline-Modus und verfügt unter anderem über 32 Register zu je 32 Bit Breite. Außerdem hat er eine spezielle Logik, die automatisch notiert, welcher Operand wann gerade in welchem Register steckt - und die Motorola als "scoreboarding" bezeichnet. Sie entlastet den Programmierer und Compiler ganz erheblich. Nunmehr muß sich außerhalb des Prozessors niemand mehr um die Frage kümmern, welches Register gerade welchen Operanden hält, und in welcher Phase der Fließband-Bearbeitung dieser Operand gerade jeweils stecken mag.

Tempo ist alles

Der neue 88000er wird vorerst in 1,5-Mikron-CMOS-Technik produziert, doch soll er, unter Beibehaltung seiner Unix-gerechten Architektur, noch zu verkleinern sein: und zwar bis hin zu 0,8-Mikron-Strukturen. Zur eingefahrenen Linie der 68000er-Prozessoren aus dem Hause Motorola soll der neue Entwurf nur quell-, nicht aber binärcodekompatibel sein. Das zeigt, daß hier eine ganz neue, primär auf Tempo abzielende, Entwicklung gestartet wurde. Also quasi eine Art Ferrari, die auf ganz andere Märkte abzielt als die biederen Familien-Limousinen der 68000er-Klasse.

Typische Anwendungen der schnellen RISC-Chips dürften zum Beispiel Unix-Arbeitsstationen sein, wie Tektronix sie plant, oder auch eingebettete, in herkömmlichen Maschinen und Robotern versteckte Steuerungen. Auch schnelle Telefon-Schaltschränke sowie flotte Ein-/Ausgabe-Einheiten für Mainframes könnten ein Feld werden, auf der man bald mehr und mehr den neuen RISC-Chips finden sollte.

Eingebettete Systeme - auf speziell diesen Anwendungsbereich zielt nun auch Uralt-CICS-Champion Intel mit neuen 32-Bit-Prozessoren ab, die in den kommenden Monaten der Reihe nach vorgestellt werden sollen - und von denen wenigstens einige dem RISC-Gedanken Tribut zollen werden. Und zwar vor allem jene, bei denen es auf sehr hohe Leistung und Reaktionen in Echtzeit ankommt.

Diese neuen RISCs werden über Befehlssätze für jeweils ganz spezielle Aufgabenbereiche verfügen, also keine Allzweck-Prozessoren der herkömmlichen Art sein. Doch auch die altvertraute Linie der 86er-Prozessoren soll, offiziellen Äußerungen aus dem Hause Intel zufolge, in Zukunft ein wenig vom RISC-Konzept übernommen werden.