Melden Sie sich hier an, um auf Kommentare und die Whitepaper-Datenbank zugreifen zu können.

Kein Log-In? Dann jetzt kostenlos registrieren.

Falls Sie Ihr Passwort vergessen haben, können Sie es hier per E-Mail anfordern.

Der Zugang zur Reseller Only!-Community ist registrierten Fachhändlern, Systemhäusern und Dienstleistern vorbehalten.

Registrieren Sie sich hier, um Zugang zu diesem Bereich zu beantragen. Die Freigabe Ihres Zugangs erfolgt nach Prüfung Ihrer Anmeldung durch die Redaktion.

13.03.1987

MMU und Cache auf einem Chip

MÜNCHEN (ch) - Eine neue 32-Bit-Prozessor-Linie hat AT&T vorgestellt. Die Familie WE32200 besteht aus drei Bausteinen, nämlich der Zentraleinheit, der Memory Management Unit (MMU) und einer "Math Acceleration Unit" (MAU). Das Konzept differiert insofern von bisherigen Entwürfen, als der Cache mit der MMU zusammen auf einem Chip lokal und funktional integriert ist.

Der Cache nimmt 4 Kilobyte Daten und Instruktionen auf und liegt zwischen MMU und Arbeitsspeicher, das heißt, er wird mit physikalischen anstatt mit logischen Adressen beaufschlagt. Auch das "misprocessing" bei Zugriffen auf falsch belegte Adressen (Stale-Problem) wird onchip abgewickelt. Mit dieser Lösung will der Hersteller die internen Abläufe optimieren.

Die CPU beinhaltet 32 Register und erlaubt 25 verschiedene Adressierungsarten. Zur Zeit beträgt die maximale Taktrate 24 Megahertz; in absehbarer Zeit will AT&T eine Version für 30 MHz anbieten. Mit angeschlossener Fließkommaeinheit beträgt der Systemdurchsatz laut Hersteller zirka 3,5 Mega-Whetstones bei 30 MHz Taktfrequenz. Zur gegenwärtig hergestellten Familie WE32100 sei die neue Serie sowohl Pin- als auch Objektcode-kompatibel.