Melden Sie sich hier an, um auf Kommentare und die Whitepaper-Datenbank zugreifen zu können.

Kein Log-In? Dann jetzt kostenlos registrieren.

Falls Sie Ihr Passwort vergessen haben, können Sie es hier per E-Mail anfordern.

Der Zugang zur Reseller Only!-Community ist registrierten Fachhändlern, Systemhäusern und Dienstleistern vorbehalten.

Registrieren Sie sich hier, um Zugang zu diesem Bereich zu beantragen. Die Freigabe Ihres Zugangs erfolgt nach Prüfung Ihrer Anmeldung durch die Redaktion.

02.05.1986 - 

56-Bit-Baustein mit mehr als 10 Mips:

Motorola bringt Signalprozessor

MÜNCHEN (pi) - Mit dem 56-Bit-Baustein DSP 56 000 hat Motorola jetzt einen neuen anwenderprogrammierbaren digitalen Signalprozessor vorgestellt. Der Prozessor, basierend auf HCMOS-Technologie, soll über eine Verarbeitungsleistung von 10,25 Mips (Millionen Instruktionen pro Sekunde) verfügen.

Eine Optimierunq des Durchsatzes bei diesem Bauteil wurde nach Herstellerangaben durch eine kurze Verarbeitungszeit erzielt. Der externe Dynamikbereich des Prozessors beträgt durch die Möglichkeit der Ein-/Ausgabe von 24 Bit breiten Datenwörtern 144 dB. Ferner sollen eine 56 Bit breite ALU und ebenso breit angelegte Akkus mit einem Dynamikbereich von 336 dB dafür sorgen, daß durch die Verarbeitungsschritte innerhalb des Prozessors keine Einbußen bezüglich der Genauigkeit in Kauf genommen werden müssen, teilt Motorola mit.

Um die Assembler-Programmierung des Prozessors vornehmen zu können, bedarf es laut Anbieter lediglich der Kenntnis über die Speicherbelegung und den vom DSP 56 000 gebotenen Registersatz. Ein orthogonaler Befehlssatz mit 62 Befehlen sorgt dafür, daß die Pipelinestruktur des Prozessors für den Anwender praktisch transparent ist. Durch die Anlehnung des Register und Befehlssatzes in Standardmikroprozessoren sollen sich auf einfache Weise effiziente und kompakte Programme entwickeln lassen. Eine schnelle Fourier- Transformation (FFT) über 1024 Punkte benötige somit beispielsweise fünf Millisekunden und erfordere nicht ganz 60 Programmzeilen .

Insgesamt sieben Busse sorgen beim DSP 56 000 dafür, daß die drei Ausführungseinheiten Daten-ALU, Adreß-ALU und Programmcontroller richtig ausgelastet sind. Vier bidirektionale 24-Bit-Busse im Motorola-Prozessor dienen ferner dem internen Datenverkehr. Die Adressierung der internen Speicher erfolgt über direktionale Bit-Busse, während für den Zugriff auf die externen Speicher ein unidirektionaler 16-Bit-Bus zur Verfügung steht, der durch Selektierungsleitungen für die einzelnen Speicherbereiche ergänzt wird. Ein 24-Bit breiter Erweiterungsbus gestattet laut Anbieter auch dem Zugriff auf insgesamt 192 KB externen Speicher.

Der DSP 56 000 verfügt über eine I/O-Struktur, die unterschiedliche Systemkonfigurationen ermöglicht, läßt Motorola verlauten. So seien mehrere DSP-56 000-Prozessoren innerhalb eines Systems, wahlweise ergänzt durch einen Hostprozessor, globale Bussysteme mit Zuteilungsfunktion sowie weitere serielle Auslegungen realisierbar. Ähnlich dem Ein-Chip-Mikrocomputer verfüge der neue Prozessor auch über integrierte Peripherie wie beispielsweise eine serielle Kommunikationsschnittstelle, ein synchrones serielles Interface und eine Schnittstelle zu einer Host-CPU oder einer DMA-Einheit.