Melden Sie sich hier an, um auf Kommentare und die Whitepaper-Datenbank zugreifen zu können.

Kein Log-In? Dann jetzt kostenlos registrieren.

Falls Sie Ihr Passwort vergessen haben, können Sie es hier per E-Mail anfordern.

Der Zugang zur Reseller Only!-Community ist registrierten Fachhändlern, Systemhäusern und Dienstleistern vorbehalten.

Registrieren Sie sich hier, um Zugang zu diesem Bereich zu beantragen. Die Freigabe Ihres Zugangs erfolgt nach Prüfung Ihrer Anmeldung durch die Redaktion.

03.07.1992

Technisches für Halbleiter-Freaks:Siemens und IBM beschreiben die Details der 64-Mbit-DRAMs

MÜNCHEN (pi) - Für Halbleiter-Spezialisten haben Siemens und IBM neue Informationen auf Lager. Die beiden Unternehmen, die seit Januar 1990 gemeinsam einen 64 Mbit-DRAM entwickeln, geben weitere technische Details über den Speicher-Chip bekannt. Mit 64 Millionen Bits nimmt der Halbleiter-Chip laut Siemens etwa viermal mehr Informationen auf, wie bisher erhältliche DRAMs.

Der DRAM-Baustein verwendet als Speicherzelle die sogenannte "Buried Plate Trench Cell", in der eine leitende Zone vom Boden des eigentlichen Speichergrabens (Trench) in das Silizium hineindiffundiert wird. Diese eindiffundierte Zone (Buried Plate) soll den gemeinsamen Kontakt für alle Speicherzellen darstellen. Die Seitenwände der Speichergraben werden mit isolierendem Material ausgekleidet; das Grubenloch erhält eine Füllung aus leitendem Silizium. Damit ist der elektrische Kondensator, welcher die Informationen speichert, vollständig.

Eine Speicherzelle ist so klein, daß den Angaben zufolge eine Million Einzelzellen auf einem Stecknadelkopf Platz hätten. Die kleinste Abmessung auf dem Chip hat jedoch die Gate-Isolation des Speicherzellen-Transistors, die Gate und Substrator trennt. Sie mißt 10 Nanometer, was etwa 100 Atomlagen entspricht.