Melden Sie sich hier an, um auf Kommentare und die Whitepaper-Datenbank zugreifen zu können.

Kein Log-In? Dann jetzt kostenlos registrieren.

Falls Sie Ihr Passwort vergessen haben, können Sie es hier per E-Mail anfordern.

Der Zugang zur Reseller Only!-Community ist registrierten Fachhändlern, Systemhäusern und Dienstleistern vorbehalten.

Registrieren Sie sich hier, um Zugang zu diesem Bereich zu beantragen. Die Freigabe Ihres Zugangs erfolgt nach Prüfung Ihrer Anmeldung durch die Redaktion.

15.03.1985 - 

Neue Chips ermöglichen innovativen Rechner:

Tiefgekühlter Computer soll 10 GFLOPs erreichen

MÜNCHEN - Neuentwickelte Computer-Chips mit interessanten Eigenschaften sollen die Basis eines neuen Rechners werden, der in etwa einem Jahr in den USA ausgeliefert werden und dessen Leistung in der Spitze 10 Milliarden Gleitkommaoperationen pro Sekunde betragen soll. Um dieses Tempo zu erzielen, wird die Zentraleinheit der avisierten Maschine des US-Unternehmens ETA auf 77 Kelvin (die Temperatur, bei der Stickstoff flüssig wird) abgekühlt.

Im Mittelpunkt des Rechners mit der Bezeichnung ETA-10 werden Chips stehen, die jetzt von der Firma Honeywell als Prototypen vorgestellt wurden. Es handelt sich dabei um Gatterfelder (Gate-Arrays), die in einem Standard-Prozeß und nach einem Standard-Basisentwurf gefertigt werden. Erst die individuell der Anwendung entsprechende "Verdrahtung" der einzelnen Gatter untereinander gibt jedem Chip die spezifischen Eigenschaften, die er zur Erfüllung zugewiesener Aufgaben innerhalb des gesamten Computers zu bewerkstelligen hat.

Gefrorene Chips schalten schnell

Was die neuen Gate-Arrays von Honeywell nun so interessant macht, ist einmal die Tatsache, daß diese in sogenannter CMOS-Technik gefertigten Chips sehr schnell schalten: Bei 77 Kelvin arbeiten sie mit nur 0,4 Nanosekunden Gatterverzögerungszeit. Selbst wenn man sie auf Zimmertemperatur erwärmt, schalten sie noch binnen 0,8 Nanosekunden. Das macht diese neuen Chips ganz nebenbei ebenso für gewöhnliche Anwendungen interessant, also auch für Computer ohne die aufwendige Kühlapparatur.

Ein weiteres erwähnenswertes Merkmal der neuen Gatterfelder ist die sehr hohe Zahl von insgesamt 22 000 Gattern, die jeder dieser kleinen Chips auf sich vereint. Davon sind etwa 18 000 Gatter frei programmierbar und demnach, wie bereits skizziert, durch sinnvoll geplante Verdrahtung mit speziellen Eigenschaften versehbar, während die übrigen rund 4000 Gatter als Ein-/Ausgabe-Schaltungen und dergleichen fungieren. Wobei über den Begriff "dergleichen" noch ein paar Anmerkungen folgen werden.

Doch zunächst noch weitere Details über den Chip selber. Die einzelnen Strukturen weisen typische Dimensionen von nur noch 1,25 Mikrometer auf, was gänzlich dem neuesten Stand der Serienproduktionstechnik entspricht. Jedes einzelne der programmierbaren Gatter besteht aus sechs Transistoren, und jeweils mehrere dieser Gatter werden beim computerunterstützten Entwurf des endgültig verschalteten Arrays zu sogenannten "Makrozellen" zusammengefaßt, die dann einheitliche Funktionsblöcke (wie etwa ein Addierwerk) bilden.

Effiziente Geometrien ohne Kompromisse

Das CAD-Programm, mit dem die neuen Chips verschaltet werden, arbeitet mit einer ganzen Bibliothek solcher völlig fertigentwickelten Makrozellen-Entwürfe, wobei die komplizierteste dieser Makrozellen nicht weniger als 72 einzelne Gatter beziehungsweise mehr als 430 Transistoren umfaßt. Dieses CAD-Programm soll laut Herstellerangaben übrigens so leistungsfähig sein, daß es etwa vier Fünftel aller 18 000 verfügbaren Gatter des Chips zu nutzen vermag.

Geht man - was sich in diesem Fall auch für einen Nichtfachmann wirklich lohnt - noch etwas tiefer in die Details des neuen Chips, so findet man interessante Lösungen, die bisher in dieser Form kaum gezeigt worden sind. So haben die Entwickler des ALSI 20 K-Chips die sogenannten Busse, also die Leitungen zur Versorgung des Chips mit Spannung, in die ñ von unten her gerechnet - zweite Metallisierungsschicht verlegt und damit erreicht, daß für die eigentliche, "logische" Verdrahtung der einzelnen Gatter noch viel freier Platz in der untersten Schicht bleibt. Dadurch können nun die jeweils effizientesten Leiter-Geometrien ohne besondere Kompromisse geschaffen werden.

Eine weitere Erleichterung beim Optimieren der Leiterbahnen zwischen den einzelnen Transistoren besteht darin, daß man jeden einzelnen der sechs Transistoren einer Zelle (also eines Gatters) individuell erreichen kann. Zugleich soll diese Technik dazu beitragen, die Verzögerungszeiten insofern weiter zu minimieren, daß man mit Hilfe des CAD-Systems bestimmte Transistoren auf ganz gezielte Weise ñ etwa nur parallel oder nur seriell - miteinander verschaltet.

Die Software zum Entwickeln der zu verbindenden Leiterbahnen erlaubt es beim neuen Honeywell-Chip aber auch, schon mit den Leiterzügen der untersten Metallisierungsebene direkt über Gatter-Flächen hinwegzugehen, die momentan nicht als aktive Schaltelemente genutzt werden. Das ist bei konventionellen Chips beziehungsweise den Systemen zu deren Entwurf erst in der oberen, zweiten Metallisierungsebene möglich.

Diese beiden Eigenschaften - also die sehr freie Verlegbarkeit der Leiterbahnen und die Erreichbarkeit jedes einzelnen Transistors - bewirken, daß das Gatterfeld etwa zwischen 10 und 15 Prozent mehr zu leisten vermag als bei herkömmlicher Auslegung. Und überdies bieten die neuen Superrechner-Bausteine auch die Möglichkeit, die einzelnen, oben schon erwähnten Makrozellen geometrisch nahezu beliebig auszulegen. Man ist also nicht, wie bei den üblichen Gate-Arrays, eng an die vorgegebenen Zeilen- und Spalten-Strukturen des Basis-Arrays gebunden.

Ganz zu Anfang war von 4000 Peripherie-Gattern die Rede, die eine Reihe besonderer Funktionen übernehmen; von ihnen sei hier nun speziell auf jene eingegangen, die als Testschaltkreise ausgeführt sind und die ñ obwohl sie bloß fünf Prozent der gesamten Chip-Fläche einnehmen einen vollen sogenannten "Funktionstest" durchführen können, wie vom Hersteller mitgeteilt wird. Damit heben sich diese Test-Schaltungen günstig von der üblichen Art ab, die darin besteht Testhilfen auf dem Chip unterzubringen. Dabei würden nämlich, wie weiterhin zu erfahren warf oft gleich bis zu 30 Prozent aller Gatter in der Matrix verkonsumiert.

E/A-Bausteine arbeiten bei Zimmertemperatur

Zum Schluß noch ein paar Worte über die für nächstes Jahr geplanten Rechner. Diese ETA-10-Modelle sollen als Multiprozessor-Rechner ausgeführt sein, wobei zunächst wahlweise eine Konfiguration mit vier und eine mit acht Prozessoren zum Einsatz kommt. Jeder einzelne Prozessor wiederum wird etwa 250 der je ein Quadratzentimeter großen Gatterfelder umfassen und, wie schon erwähnt, unter Stickstoffkühlung bei 77 Kelvin arbeiten.

Weitere 500 Gate-Arrays dürften in jedem ETA-System zusätzlich noch für Ein-/Ausgabe- und Speicherzwecke eingesetzt werden. Diese Chips sollen aber bei Zimmertemperatur operieren, denn hier spielt ein hohes Tempo keine entscheidende Rolle mehr. Auch mit Raumtemperatur-Peripherie soll ja ein Acht-Prozessor-Computer noch relativ leicht auf die vorausgesetzten 10 Milliarden Gleitkommaoperationen pro Sekunde kommen.