Kleinster 256-Gigabit-Chip der Branche

Western Digital bringt neue 64-Layer 3D-NAND-Technologie



Karl-Erich Weber, Jahrgang 1959, ist Kaufmann, Autor, freier Journalist und Redakteur. Hauptberuflich seit 1991 mit ITK und Unterhaltungselektronik befasst, schreibt er seit 1998 für unsere Redaktion. Seine ITK-Lieblingsthemen sind die News, Analysen und Projektionen aus Wirtschaft, Markt und Fachhandel sowie die Hersteller mit ihren Produkten. Zudem bloggt, kritisiert und kommentiert er leidenschaftlich Medien und Politik. 
Der renommierte US-Hersteller aus dem kalifornischen Irvine startet mit der Pilotproduktion der weltweit ersten Chips mit 64-Layer 3D-NAND-Technologie. Die in Zusammenarbeit mit Toshiba entwickelten Chips sollen in großen Stückzahlen ab 2017 ausgeliefert werden.
 
  • Neue Speicherchip-Generation
  • Joint Venture mit Toshiba
  • Massenproduktion ab 2017

Die 2015 erfolgte Übernahme von SanDisk zeigt erste Ergebnisse: Die Western Digital Corp. hat die erfolgreiche Entwicklung der nächsten Generation der 3D-NAND-Technologie, BiCS3, mit vertikaler Speichermöglichkeit in 64 Layern angekündigt. Die Pilotproduktion der neuen Speicherbausteine hat in der Joint-Venture-Anlage im japanischen Yokkaichi begonnen. Western Digital rechnet mit hohen Produktionsmengen der BiCS3 im ersten Halbjahr 2017.

Die vorerst im 256 Gigabit 3-Bits-Pro-Zelle-Chip angewandte Technologie bringt den branchenweit kleinsten Speicherbaustein seiner Klasse hervor. Hier ein Modell des WD 3D NAND BiCS3.
Die vorerst im 256 Gigabit 3-Bits-Pro-Zelle-Chip angewandte Technologie bringt den branchenweit kleinsten Speicherbaustein seiner Klasse hervor. Hier ein Modell des WD 3D NAND BiCS3.
Foto: Western Digital

BiCS3 wurde gemeinsam mit Technologie- und Produktionspartner Toshiba entwickelt. Es wird zunächst mit einer Kapazität von 256 Gigabit eingesetzt und in einer Reihe von Kapazitäten bis zu einem halben Terrabit auf einem einzigen Chip verfügbar sein. Western Digital projektiert die Auslieferung von BiCS3 an den Handel für das vierte Quartal 2016. OEMs sollen noch in diesem Quartal mit Musterexemplaren ausgestattet werden.

"Die Einführung der nächsten Generation der 3D-NAND-Technologie - basierend auf unserer industrieführenden 64 Layer-Architektur - verstärkt unsere Führungsrolle in der NAND Flash-Technologie," sagt Dr. Siva Sivaram, Executive Vice President Memory Technology bei Western Digital.

"BiCS3 nutzt die 3-Bits-Pro-Zellen-Technologie sowie Vorteile durch hohe Seitenverhältnisse bei der Halbleiterherstellung, um eine höhere Kapazität, überragende Performance und Ausfallsicherheit zu niedrigen Kosten zu erreichen. Zusammen mit BiCS3 und BiCS2 hat sich unser 3D-NAND-Portfolio signifikant vergrößert, indem es uns ermöglicht, ein großes Spektrum an Verbraucher-Anwendungen im Handel, für Mobility und in Rechenzentren zu erreichen", so Sivaram abschließend.

Die derzeitige Generation der 3D-NAND-Technologie, BiCS2, wird auch weiterhin an Verbraucher im Handel und bei OEMs ausgeliefert. (KEW)

Zur Startseite