Stapeln statt skalieren

Hält 3D Mooresches Gesetz aufrecht?

15.09.2008
Gordon Moore hat 1965 die These aufgestellt, dass sich die Komplexität integrierter Schaltkreise alle zwei Jahre verdoppeln würde. Die Migration von derzeit 32 zu 16 Nanometer wird aber wohl elf Jahre dauern, und damit…

Gordon Moore hat 1965 die These aufgestellt, dass sich die Komplexität integrierter Schaltkreise alle zwei Jahre verdoppeln würde. Die Migration von derzeit 32 zu 16 Nanometer (nm) wird aber wohl elf Jahre dauern, und damit bis 2019.

Die IC-Packaging-Industrie, das heißt die Hersteller von Multi-Chip-Modulen, allen voran Advanced Semiconductoir Engineering (ASE) aus Taiwan, denken aber schon weiter.

Die Lösung könnte in vertikal miteinander verbundenen, gestapelten 3D-Schaltkreisen mit so genannten 3D-TSVs (Through-Silicon Via) liegen. Und die wurde auf der gerade abgelaufenen Halbleitermesse Semicon Taiwan viel diskutiert.

ASE-Cheftechnologe Ho-Ming Tong zufolge sind die Packaging- und Test-Companies heute vier bis fünf mal so schnell wie vor fünf oder zehn Jahren.

Die gängigste Art, das Herunterskalieren zu umgehen, ist System on Chip, kurz SoC. Andere Multi-Chip-Lösungen umfassen Package on Package (PoP), Multi-Chip-Package (MCP) und System in Package (SiP).

SiP bietet eine Reihe von Vorteilen gegenüber dem SoC-Ansatz, ist aber kein Ersatz für Single-Chip-Lösungen. Mit Leiterbahnen, die durch das Silizium gehen, eben solchen Through-Silicon Vias (TSVs) lassen sich aber mit der SiP-Architektur die Leiterwege und der Widerstand deutlich verringern.

Samsung hat schon DRAM-Stapel mit TSV vorgestellt. Tatsächlich beschränkt sich 3D bisher hauptsächlich auf Flash-Speicher.

Wie Yoon-Chul Sohn von Samsung SAIT auf der IC-Messe in Taipei sagte, besteht die Herausforderung darin, effektive 3D-Strukturen mit besseren elektrischen und thermischen Eigenschaften zu entwickeln sowie darin, Materialdefekte und mechanische Überb eansprungung weitgehend auszuschließen.

Die Verfügbarkeit von 300mm-3D-TSV-Produktionsanlagen ist laut dem französischen Marktforschungsinstitut Yole Development (hier Studie von 2007) nur noch eine Frage der Zeit. Die Analysten gehen davon aus, dass die Technologie 2015 rund ein Viertel des Speichermarktes erfassen könnte und etwa sechs Prozent der gesamten Halbleiterindustrie weltweit.

Weiter rechnet Yole damit, dass 3D-TSV-Produktionsanlagen bis 2013 schon zu einem 1-Milliarde-Dollar-Markt heranwachsen könnten. (kh)

Zur Startseite