Der Power-Chip von IBM ist eine Versicherung in Sachen Server - ob nun Unix- oder Midrange-Server und demnächst auch Mainframes gemeint sind. Insofern ist es ein elementares Interesse Big Blues, den Chip konkurrenzfähig zu halten. Selbst Rückschläge nimmt IBM in Kauf: Der jetzt auf dem "Fall Processor Forum" im kalifornischen San José vorgestellte Power6-Chip sollte schon seit diesem Jahr marktreif sein. Doch diese Roadmap konnte IBM nicht einhalten; offensichtlich gab es Schwierigkeiten beim Design und bei der immer wichtiger werdenden Reduktion der Wattleistung. Immerhin erklärte der IT-Riese, dass die Auslieferung gegen Mitte des nächsten Jahres erfolgen wird.

Was die Leistungsdaten betrifft, gab IBM bekannt, dass der Power6-Chip mit Taktraten von bis zu 5,0 GHz brillieren werde - womit die Konkurrenten deutlich übertroffen und das Doppelte der Leistung des aktuellen Power5+-Chips erreicht wird. Trotz der hohen Taktrate werde der Zwei-Kerne-Chip, der im 65-Nanometer-Verfahren gefertigt wird und auf dessen Fläche von 340 Quadratmillimetern 750 Millionen Transistoren untergebracht werden konnten, nicht mehr Strom verbrauchen als der Power5, kündigte IBM an.

Ein neuartiges Power-Management-Verfahren, "PowerExecutive" genannt, werde für eine dynamische Regulation des Energiebedarfs während des Betriebs sorgen. Ferner reguliere ein statisches Management den Stromverbrauch während der Stand-by-Zeiten. Der Power6 wird in Servern mit zwei bis 64 Prozessoren zum Einsatz kommen.

Mehr zum Power6 lesen Sie auf www.tecchannel.de/450386.

Wolfgang Leierseder