Scharfe Sache: Maskentechnologie

16.12.2004
Die Halbleiter-Industrie sucht händeringend nach innovativen Fotomasken, die den immer komplexeren und kompakteren Strukturen gerecht werden. Extrem-UV und Elektronenoptik sind die Hoffnungsträger der Zukunft. Von Rolf Froböse, tecChannel.de

Seit nahezu 40 Jahren gibt das Moore'sche Gesetz den Takt in der Chip-Industrie an. Die von Intel-Gründer Gordon Moore bereits 1965 formulierte Zukunftsformel besagt, dass sich die Anzahl der Transistoren von integrierten Schaltungen alle 18 Monate verdoppelt. Das bedeutet, alle drei Jahre kommt eine neue Chip-Generation auf den Markt, die viermal so viele Transistoren auf den Chip vereint wie die vorhergehende Generation.

Bisher deutet nichts darauf hin, dass sich dieser Trend innerhalb der nächsten Jahre verlangsamt. Im Gegenteil, führende Firmen wie Infineon, AMD, Intel, IBM oder Motorola haben den Dreijahreszyklus auf zwei Jahre verkürzt. Allerdings wird es für die Maskenhersteller buchstäblich "eng" - die Entwicklung zwingt sie in eine regelrechte Innovationsoffensive. Die damit verbundenen technologischen Herausforderungen standen im Brennpunkt der internationalen Fachtagung "20th European Mask Conference on Mask Technology for Integrated Circuits and Micro-Components (EMC 2004)", die die VDE/VDI-Gesellschaft Mikroelektronik, Mikro- und Feinwerktechnik in Dresden veranstaltete.

Lithografie mit Licht

Die Halbleiter-Hersteller kommen bei der Belichtung mit sichtbarem Licht längst nicht mehr aus. Zwar hat die unter anderem von Infineon verwendete i-Linie mit einer Wellenlänge von 365 Nanometern (nm) zurzeit noch den Status einer "Cash-Cow", dessen ungeachtet sind die Nachfolger bereits auf dem Markt. Hierzu gehört die 248-nm-Lithografie, die sich eines Krypton-Fluorid-Excimerlasers (KrF) bedient. Die vorläufig letzte Stufe der Lichtoptik ist die 193-nm-Linie, die sich mit Hilfe eines Argon-Fluorid-Excimerlasers (ArF) generieren lässt.

Noch kürzere Wellenlängen von 157 nm lassen sich mit Fluor-Excimerlasern (F2) erzielen. Allerdings ist der damit verbundene finanzielle Aufwand beträchtlich: Während sich die Kosten für die Lithografie auf der Basis ArF "pro Maschine" auf 12 Millionen US-Dollar belaufen, sind für F2 bereits 30 Millionen US-Dollar fällig. Dazu kommt noch die Notwendigkeit, neue Masken- und Linsenmaterialien sowie neue Resistsysteme für 157 nm zu entwickeln.

Masken-Hersteller kochen auch nur mit Wasser

"Zurzeit stellt sich die Frage, ob man die 157-nm-Linie überhaupt realisieren wird", sagt EMC-Chairman Dr. Uwe Behringer, Leiter für Technologieverfolgung, Förderung und Standardisierung am Institut für Mikrostrukturtechnik des Forschungszentrums Karlsruhe.

So sei es mit Hilfe eines technischen Kunstgriffs gelungen, im 193-nm-Bereich eine Strukturfeinheit und Strukturqualität zu erzielen, die theoretisch erst mit der 157-nm-Linie machbar wäre. Der Trick beruht auf einer Immersionsschicht, die sich zwischen der Linse und dem Wafer befindet. "Typischerweise ist dies Reinstwasser", erläutert Behringer. Durch das Medium werde der Brechungsindex und damit die Tiefenschärfe erhöht. Auf diese Weise sei es möglich, die Abbildungsqualität zu erhöhen, ohne sich den Risiken der bisher wenig erprobten 157-nm-Technologie auszusetzen.

RET- und OPC-Masken für höhere Auflösung

Auch andere technische Kunstgriffe haben dazu beigetragen, dass sich die optische Lithografie als überlebensfähiger erwiesen hat, als je für möglich gehalten wurde.

In diese Kategorie gehören die so genannten RET-Technologien (Resolution Enhancement Techniques) zur Erhöhung der Auflösung. Unter diesen hat die OPC-Technik (Optical Proximity Correction) die größte Bedeutung erlangt. In der OPC-Technik werden die ursprünglichen Strukturen des Design-Datensatzes so verändert, dass die "Strukturverschmierung" durch die Beugung des Lichts weit gehend kompensiert wird.

So wird zum Beispiel eine quadratische Struktur in der Maske durch die Beugung des Lichts an der Maske und Abbildungsfehler in dem Linsensystem zu einem Kreis im Resist. Durch die OPC-Technik werden die Ecken des Quadrats in der Maske durch zusätzliche Strukturen "ausgebeult", was die Verrundung des Resistbilds minimiert. So sind Strukturfeinheiten machbar, die kleiner sind als die Wellenlänge des verwendeten Lichts. Diese "Sub-Wellenlänge"-Lithografie galt früher physikalisch und technisch betrachtet als nahezu unmöglich.

65-nm-Strukturen mit 192-nm-Lithografie

Im November 2003 veröffentlichte Intel erste Details zum 65-nm-Prozess, der ab 2005 zum Einsatz kommen soll. Durch eine dreidimensionale Maske mit gezielt geätzten Strukturen können Intels Masken-Entwickler jetzt auch die Phasenlage des Lichts ausnutzen, um noch kleinere Strukturen abzubilden. Dadurch gelingt es, mit den bestehenden 193-nm-Lithografie-Tools Chips mit 65-nm-Strukturen herzustellen. Intel präsentierte auch gleich einen funktionsfähigen 4-Mbit-SRAM-Chip, der aus Transistoren mit einer Strukturgröße von 65 nm aufgebaut war. Die für die Geschwindigkeit der Schaltungen entscheidende Gate-Länge liegt sogar nur bei 35 nm.

Die Nachfolger der Lichtoptik

Neben der Immersions-Lithografie gilt die Nanoimprint-Lithografie als zukunftsträchtige Neuentwicklung. Vorgestellt wurde sie erstmals im Mai 2003 anlässlich der "47th International Conference on Electron, Ion and Photon Beam (EIPBN)" in Tampa im US-Bundesstaat Florida. Bei der Nanoimprint-Lithografie wird eine Art Stempel in eine warme niederviskose Masse - in der Regel ein Polymer - gedrückt. Der Stempel selbst enthält Strukturen im "Sub-100-nm-Bereich", die mit Hilfe eines hochauflösenden Elektronenstrahlschreibers erzeugt wurden.

Behringer spricht in diesem Zusammenhang von einer viel versprechenden Technologie, künftige Anwendungen vermutet er jedoch eher in Form von Nischenlösungen - etwa für die Herstellung von MEMS, optischen Bausteinen und anderen Produkten. Bei der EMC berichtete unter anderem die Universität Wuppertal über die dort entwickelten Nanoimprint-Technologien.

Pressen und direkt schreiben

Branchenoptimisten hoffen wiederum, dass die Nanoimprint-Tools den Sprung in die begehrte Chip-Massenproduktion schaffen. Europäische Firmen wie Süss Microtec (www.suss.com) in Deutschland und EVGroup in Österreich haben Fertigungsmaschinen für die Nanoimprint-Technologie schon entwickelt. Immerhin hat die Molecular Imprints Inc. (MII), einer der führenden Entwickler der Nanoimprint-Technologie in den USA, diese Technik unlängst auf die "International Roadmap for Semiconductors (ITRS)" gesetzt. Diese Roadmap sieht die Nanoimprint-Lithografie derzeit für den 32-nm-Bereich vor, der für das Jahr 2009 anvisiert ist.

In Deutschland verfügt Leica (www.leica-microsystems.com/website/lms.nsf)über eine große Expertise zum Beschreiben feinstrukturierter Masken mit Hilfe von Elektronenstrahlen. Das Unternehmen arbeitet auch an einem maskenlosen Verfahren für die Herstellung von Chips. Bei der maskenlosen Lithografie - auch kurz ML2 oder (international) Maskless Lithography genannt - werden die Design-Daten direkt vom Elektronenstrahl in den Resist auf dem Wafer geschrieben. Dieses elegante Verfahren leidet aber unter dem sehr geringen Durchsatz und ist dadurch nur für die Strukturierung weniger Wafer sinnvoll.

Electron Projection Lithography

Eine weitere Alternative zur lichtoptischen Lithografie ist das mit einer 100-keV-Elektronenstrahlung arbeitende EPL-Verfahren (Electron Projection Lithography). In dem von IBM und Nikon entwickelten Verfahren werden die Strukturen der Maske durch elektrostatische und elektromagnetische Linsen vierfach verkleinert durch den Elektronenstrahl in den Resist abgebildet. Ein "Quasi-Produktions-Tool" ist in Japan bereits in der Erprobung. Die Kosten für eine einsatzfähige Anlage dürften ersten Schätzungen zufolge bei 21 Millionen US-Dollar liegen.

Im Verhältnis preiswert mutet die auf einem "Niedrigenergie-Elektronenstrahlverfahren" (e = 2 keV) basierende Technologie des japanischen Herstellers TSK-Accretech (Tokyo Seimitsu) an. Im Zentrum der Technologie steht das so genannte LEEPL-Verfahren (= Low Energy E-beam Proximity Lithography), das anlässlich der EMC 2002 erstmals der Fachwelt vorgestellt wurde.

Im Gegensatz zum mit einer 4x-Maske arbeitenden EPL-Verfahren kommt beim LEEPL-Verfahren eine so genannte 1x-Maske zum Einsatz, die keine Verkleinerung benötigt, also kein Linsensystem zwischen Maske und Wafer. Dies Verfahren ist nicht neu. Ein sehr ähnliches Verfahren mit einer Elektronenenergie von 10 keV wurde von IBM Deutschland bereits in den achtziger Jahren entwickelt und in die USA transferiert, wie EMC-Chairman Dr. Uwe Behringer hervorhob, der auf der diesjährigen Tagung über das 4. LEEPL-Forum berichtete.

20 Tonnen Monsterbelichter

Die Maske besteht beim LEEPL-Verfahren aus einem Siliziumwafer. Die Lochmaske selbst besteht aus einer 0,5 bis 1,0 µm dicken Silizium- oder Diamantmembrane in der Mitte des Wafers, die die Chipstrukturen enthält. Unternehmensangaben zufolge ist die Technologie so weit entwickelt, dass Mitte 2004 die Auslieferung der ersten Produktionstools für Auflösungen von 90 und 65 nm erfolgt. Bereits für 2005 haben die Hersteller Tools für den 45 nm-Bereich angekündigt - bis 2008 wollen sie bei 32 nm angelangt sein. Experten wie Behringer sehen in der Realisierbarkeit fehlerfrei arbeitender 1x-Masken einen "Flaschenhals" des Verfahrens, was übrigens für alle neuen Verfahren gilt. Auf die ersten Anwenderberichte darf also mit Spannung gewartet werden.

Der niederländische Chip-Ausrüster ASML, weltweit führend in der Entwicklung und Herstellung von Stepper- oder Scannerbelichtungsgeräten, ist wiederum auf dem Gebiet des Extrem-UV aktiv. Bisher hat ASML ein "Monster" von einem Prototypen vorgestellt, der mit Laser, Optik und dazugehörigem Tisch sage und schreibe 20 Tonnen auf die Waage bringt. Die Firma International SEMATECH aus dem texanischen Austin rechnet damit, dass diese Technologie ab etwa 2009 marktreif ist. Zum Preis einer solchen Anlage äußerten sich SEMATECH-Vertreter erstmals konkret anlässlich der "Micro and Nano Engineering Conference (MNE)", die im September 2003 im britischen Cambridge stattfand: Er soll bei "schlappen" 50 Millionen US-Dollar liegen.

tecchannel-Praxis "Sicher ins Internet"

tecChannel.de ist die Nummer eins der Online-Fachmedien in Deutschland (IVW 1/04). Auf www.tecChannel.de finden Sie mehr als 1.700 Beiträge und über 14.000 News zu allen Themen der IT. Das kostenlose Online-Programm wird ergänzt durch das noch umfang- reichere kostenpflichtige tecCHANNEL-Premium-Programm und die tecCHANNEL-Compact-Buchreihe.

Die neue Ausgabe von tecCHANNEL-Praxis "Sicher ins Internet, Mail, Fax & VPN" beschreibt die Installation und Wartung eines kompletten Kommunikationsservers auf Linux-Basis, mit Sicherheits- und Internetfunktionen. Gerade kleinere Unternehmen behandeln die Inter- und Intranet-Kommunikation nach wie vor stiefmütterlich, wie eine aktuelle Studie des Statistischen Bundesamtes belegt.

tecCHANNEL-Praxis "Sicher ins Internet, Mail, Fax & VPN" bietet bislang ungesicherten Firmen eine Komplettlösung zum Abschotten ihres Netzzugangs.

Die neue tecCHANNEL-Compact erhalten Sie für 12,95 Euro im Bahnhofshandel sowie im Flughafen-Buchhandel. Sie können tecCHANNEL-Compact auch jederzeit direkt im Online-Shop unter www.tecChannel.de/shop bestellen. Sie erhalten das Buch dann versandkostenfrei zugeschickt.

Zur Startseite