Melden Sie sich hier an, um auf Kommentare und die Whitepaper-Datenbank zugreifen zu können.

Kein Log-In? Dann jetzt kostenlos registrieren.

Falls Sie Ihr Passwort vergessen haben, können Sie es hier per E-Mail anfordern.

Der Zugang zur Reseller Only!-Community ist registrierten Fachhändlern, Systemhäusern und Dienstleistern vorbehalten.

Registrieren Sie sich hier, um Zugang zu diesem Bereich zu beantragen. Die Freigabe Ihres Zugangs erfolgt nach Prüfung Ihrer Anmeldung durch die Redaktion.

17.12.2007 - 

Mehr-Wege-Rechner fordern schnelleren Speicher

Rambus: TB-Chips möglich

Geht es nach dem Chipbauer Rambus, kann er in vier Jahren Speicherchips mit Datentransferraten von 1 TB/s anbieten.

Von Wolfgang Leierseder

Der amerikanische Chipbauer Rambus Inc. will in vier Jahren Speicherchips mit einer maximalen Datentransferrate von einem Terabyte pro Sekunde anbieten. Eigenen Angaben zufolge steckt das Unternehmen mitten in der Planung solcher Speicherchips. Dafür hat es jetzt die Initiative "Terabyte-Bandbreite" (Terabyte Bandwidth Initiative, TBI) ins Leben gerufen. Unter deren Regie soll zuerst ein Speicherchip im 45-nm-Prozess gebaut werden, der 16 GB/s schnell ist. Danach will die Initiative das Chipprojekt "Terabyte" in Angriff nehmen.

Zur Verwirklichung solcher Absichten muss Rambus mindestens drei Probleme lösen. Zum Ersten muss die Datentransferrate des Speicherchips um das 32-fache gegenüber dem heute verwendeten DDR2-Baustein erhöht werden. Dieser arbeitet zum jetztigen Zeitpunkt mit einem Eingangstakt von maximal 533 MHz und überträgt pro Taktzyklus zwei Byte.

Zum Zweiten muss, damit der Terabyte-Chip gelingt, die Signalisierung der Daten- und der Command/Address-Übermittlung getrennt werden. Rambus will eigenen Angaben zufolge seine "Fully Differential Memory Architecture" verwenden, ferner eine Technologie, die der Chipbauer "FlexLink C/A" nennt und die eine Punkt-zu-Punkt-Verbindung der Command/Address-Übermittlung bei 16 GB/s ermöglicht. Damit will Rambus gewährleisten, dass trotz der enorm hohen Übertragungsraten ein exakter Datenabgleich stattfindet.

Rambus‘ Modell des Terabyte-Speicherchips ist schon fertig.
Rambus‘ Modell des Terabyte-Speicherchips ist schon fertig.

Rambus zufolge muss dafür aber auch der Command/Address-Bus neu gestaltet werden. Mehr dazu lesen Sie auf www.channelpartner.de/251968.

Meinung des Redakteurs

Rambus hat mit seiner Beo-bachtung recht. Die Mehr-Wege- und Mehr-Kern-Rechner werden in einigen Fällen von vergleichsweise langsamen Speicherchips gebremst. Doch ob die theoretische Antwort von Rambus richtig ist, ist im Mo-ment nicht zu sagen. Tatsache ist: Der Terabyte-Speicherchip hat eine Menge technischer Hürden zu meistern. Noch ist kein Konstrukteur in der Lage, sie zu überwinden.