Micro-Ops-Fusion
Ein superskalares Prozessor-Design zum parallelen Abarbeiten von Befehlen ist nicht neu. Hierzu bedarf es vereinfacht ausgedrückt „nur“ der bereits erwähnten parallelen Ausführungseinheiten. So erlaubt die Core-Architektur bereits vier Instruktionen pro Taktzyklus. Um aber die Performance pro Taktzyklus weiter zu steigern, verwendet Intel Techniken zur Reduzierung von Micro-Ops.
Die Core-Architektur vereinfacht die komplizierte Verwaltung der Micro-Ops im Re-Order-Buffer und den Schedulern durch die Micro-Ops-Fusion. Die erstmals beim Pentium M „Banias“ verwendete Micro-Ops-Fusion-Technologie analysiert die Instruktionen des Programmablaufs. Wenn sich mehrere aus einer Macro-Op dekodierte Micro-Ops zusammenfassen lassen, werden sie zu einer neuen Micro-Op verschmolzen.