Bei der Core-Architektur lässt Intel auch die internen Datenbusse nicht außen vor und optimiert sie auf niedrigen Stromverbrauch. Deshalb werden nur die Stellen des Busses mit Strom versorgt, die diesen auch aktuell benötigen. Die volle Datenbreite der Datenbusse wird nicht bei allen Transaktionen ausgenutzt. Mit den „Split Busses“ teilt sie Intel für den Transfer von verschiedenen Datenbreiten auf. Beispielsweise werden bei 64-Bit-Daten die Leitungen der höherwertigen 64 Bit nicht benötigt.
Auch die Buffer-Schaltungen des FSB besitzen eine hohe Leistungsaufnahme. Diese Schaltkreise konvertieren die Busspannungen in die vom Chip benötigten Spannungswerte. Die Core-Architektur versorgt wie bereits der Pentium M die Buffer dynamisch nur bei Bedarf und nicht ständig.