Der amerikanische Chipbauer Rambus Inc. will in vier Jahren Speicherchips mit einem Terabyte Datentransferrate anbieten. Diesen Ausblick gab das Unternehmen auf seinem Entwicklerforum in Tokyo Ende November.
Eigenen Angaben zufolge steckt das Unternehmen mitten in der Planung solche Speicherchips. Dafür hat es jetzt die Initiative "Terabyte Bandbreite" ("Terabyte Bandwidth Initiative" (TBI)) ins Leben gerufen, und unter deren Regie soll zuerst ein Speicherchip im 45-nm-Prozess gebaut werden, der 16 GB/s schnell ist. Danach will die Initiative das Chipprojekt ein Terrabyte (entspricht 1.024 GB/s) in Angriff nehmen.
Zur Verwirklichung solcher Absichten muss Rambus mindestens drei Probleme lösen. Zum ersten muss die Datentransferrate der Speicherchips um das 32fache gegenüber heute verwendeten DDR2-Chips erhöht werden. Diese arbeiten mit einem Eingangstakt von 500 MHz und übertragen pro Taktzyklus zwei Byte. (Bei 4 Byte pro Takt und 500 MHz ergeben sich 2 Milliarden Byte pro Sekunde oder 16 Milliarden Bit/s.. Bie einer um das 32fache erhöhten Datentransferrate ergeben sich 512 Milliarden Bit, was bedeuete: Bei 16 Kanälen können 8,192 Billionen Bit oder 1,024 Billionen Byte transferiert. Das entspricht einem Terrabyte/s.)
Zum zweiten muss die Signalisierung der Daten- und der Command/Address-Übermittlung getrennt werden. Rambus will eigenen Angaben zufolge seine "Fully Differential Memory Architecture" verwenden, ferner eine Technologie, die der Chipbauer "FlexLink C/A" nennt und die eine Punkt-zu-Punkt-Verbindung der Command/Address-Übermittlung bei 16 GByte/s ermöglicht. Damit will Rambus gewährleisten, dass trotz der enorm hohen Übertragungsraten ein exakter Datenabgleich stattfindet.
Rambus zufolge muss dafür aber auch der Command/Address-Bus neu gestaltet werden. Mit zwei Anschlüssen wäre das möglich, allerdings nur dann, wenn die sogenannte Granularität (also wie viel Speicher pro Anfrage abgerufen wird, 64 oder 128 Byte) verringert wird. Dazu sagte Rambus wenig, doch es könnte an eine nicht variable, also kontinuierlich gleich niedrige Granularität gedacht haben.
Zusammengefasst, so Rambus Konzept, könnte es dann Chips anbieten beziehungsweise lizenzieren, die mit 16 parallelen DRAM-Kanälen, die jeweils mit 16 GByte/s und 4 Byte (32 Bit) Daten pro Takt arbeiten, ausgerüstet sind.
Der Grund für die Überlegungen von Rambus: Neue Mehrwege- und Grafik-Microchips beschleunigen Hauptspeicher-Prozessoren beträchtlich. So verwendet zum Beispiel Sony in der Spielekonsole "Playstation 3" den Speicherchip XDR DRAM von Rambus. Doch um die Mehrwege-Prozessoren nicht auszubremsen, müssen die Speicherchips Schritt halten – ein Vorhaben, das nur durch deren Beschleunigung realisiert werden kann.
Im Moment kann Rambus einen in 65 nm gefertigten Prototypen vorweisen, der es mit einem Speicherkanal bereits auf die veranschlagte Bandbreite von 64 GB/s bringt. Allerdings gibt Rambus zu, dass es bei dem Terabyte-Chip ein Problem überhaupt nicht im Griff hat: die Hitzeentwicklung oder umgekehrt die Kühlung.